Job description

Ingénieur-e en validation et vérification virtuelle FPGA F/H

CDI

Ingénieur & Cadre

Temps complet

Chez Safran Electronics & Defense, leader dans le secteur de l'électronique de l'aéronautique et de défense, vos compétences en FPGA seront essentielles !
Intégré dans une équipe FPGA au sein de l'entité Electronique Navigation, vous interviendrez sur des produits passionnants et de haute technologie.
Vous aurez pour mission d'intervenir dans les différentes phases de vérification virtuelle (simulation) du FPGA, depuis la validation des exigences jusqu'à l'élaboration d'une stratégie de vérification virtuelle et la conception des environnements associés (testbench).
L'équipe intervenant sur des lignes de produit à fort contenu technique sur Equipements Inertiels et GNSS, le candidat aura pour objectif de mutualiser au maximum les méthodologies applicables à l'ensemble des environnement de vérification.
Les missions principales :
- Valider les exigences aux bornes du FPGA pour s'assurer de leur bonne compréhension et de leur testabilité,
- Imaginer la meilleure stratégie de vérification virtuelle à mettre en place (test dirigé ou aléatoire, mesure de couverture du test, ...),
- Elaborer les environnements de vérification en langage de description SystemVerilog,
- Participer aux différentes revues internes et externes avec le client (Audit de certification DO 254 envisageable)

Chez Safran Electronics & Defense, vous travaillerez sur des produits innovants intégrant des fonctions avancées de traitement du signal et de traitement RF directement embarquées dans les FPGA et prendrez part à des projets passionnants qui permettent aux avions de naviguer avec une précision inégalée.
Venez collaborer chez Safran Electronics & Defense, en interaction avec des experts de divers domaines, tels que le logiciel, le système et les capteurs, pour propulser nos projets tout en restant ancré dans l'innovation et l'excellence technique !

Diplômé BAC+5 ayant déja une expérience de la vérification par simulation FPGA ou ASIC.
Maitrise du langage SystemVerilog et des outils de gestion de configuration (Git).
Bonne qualité rédactionnelle et des compétences en autonomie de travail, communication et travail en équipe.
La connaissance de la méthodologie UVM est un plus.